`timescale 1ns/1ns

module tb_rom_read();

reg sys_clk;
reg sys_rst_n;

//产生复位
initial begin
	sys_rst_n = 1'b0;
    #200
	sys_rst_n = 1'b1;
end


//产生时钟
initial sys_clk = 1'b0;
always #10 sys_clk = ~sys_clk;

rom_read tb_rom_read_inst0(
    .sys_clk(sys_clk),
    .sys_rst_n(sys_rst_n)
);

endmodule